AM3352BZCZA100 Microprocessori – MPU ARM Cortex-A8 MPU
♠ Descrizione del prodotto
Attributo del prodotto | Valore dell'attributo |
Produttore: | Strumenti texani |
Categoria di prodotto: | Microprocessori - MPU |
RoHS: | Dettagli |
Stile di montaggio: | SMD/SMT |
Confezione/caso: | PBGA-324 |
Serie: | AM3352 |
Nucleo: | BRACCIO Corteccia A8 |
Numero di core: | 1 Nucleo |
Larghezza bus dati: | 32 bit |
Frequenza di clock massima: | 1 GHz |
Memoria istruzioni cache L1: | 32KB |
Memoria dati cache L1: | 32KB |
Tensione di alimentazione operativa: | 1.325 V |
Temperatura operativa minima: | - 40 C |
Temperatura operativa massima: | + 125 C |
Confezione: | Vassoio |
Marca: | Strumenti texani |
Dimensione RAM dati: | 64KB, 64KB |
Dimensione ROM dati: | 176KB |
Kit di sviluppo: | TMDXEVM3358 |
Tensione I/O: | 1,8 V, 3,3 V |
Tipo di interfaccia: | PUÒ, Ethernet, I2C, SPI, UART, USB |
Istruzione cache L2 / Memoria dati: | 256KB |
Tipo di memoria: | Cache L1/L2/L3, RAM, ROM |
Sensibile all'umidità: | SÌ |
Numero di timer/contatori: | 8 Temporizzatore |
Serie di processori: | Sitar |
Tipologia di prodotto: | Microprocessori - MPU |
Quantità confezione di fabbrica: | 126 |
Sottocategoria: | Microprocessori - MPU |
Nome depositato: | Sitar |
Timer watchdog: | Timer cane da guardia |
Unità di peso: | 1,714 gr |
♠ Processori AM335x Sitara™
I microprocessori AM335x, basati sul processore ARM Cortex-A8, sono migliorati con immagini, elaborazione grafica, periferiche e opzioni di interfaccia industriale come EtherCAT e PROFIBUS.I dispositivi supportano i sistemi operativi di alto livello (HLOS).Processor SDK Linux® e TI-RTOS sono disponibili gratuitamente presso TI.
Il microprocessore AM335x contiene i sottosistemi mostrati nel diagramma a blocchi funzionali e segue una breve descrizione di ciascuno:
Contiene i sottosistemi mostrati nel diagramma a blocchi funzionali e segue una breve descrizione di ciascuno:
Il sottosistema dell'unità a microprocessore (MPU) è basato sul processore ARM Cortex-A8 e il sottosistema dell'acceleratore grafico PowerVR SGX™ fornisce l'accelerazione grafica 3D per supportare la visualizzazione e gli effetti di gioco.Il PRU-ICSS è separato dal core ARM, consentendo operazioni e clock indipendenti per una maggiore efficienza e flessibilità.
PRU-ICSS abilita interfacce periferiche aggiuntive e protocolli in tempo reale come EtherCAT, PROFINET, EtherNet/IP, PROFIBUS, Ethernet Powerlink, Sercos e altri.Inoltre, la natura programmabile di PRU-ICSS, insieme al suo accesso a pin, eventi e a tutte le risorse System-on-Chip (SoC), offre flessibilità nell'implementazione di risposte rapide e in tempo reale, operazioni specializzate di gestione dei dati, interfacce periferiche personalizzate e nell'offload delle attività dagli altri core del processore del SoC.
• Processore RISC Sitara™ ARM® Cortex® -A8 a 32 bit fino a 1 GHz
– Coprocessore NEON™ SIMD
– 32 KB di istruzione L1 e 32 KB di cache dati con rilevamento errore singolo (parità)
– 256 KB di cache L2 con codice di correzione degli errori (ECC)
– 176 KB di ROM di avvio su chip
– 64KB di RAM dedicata
– Emulazione e debug – JTAG
– Interrupt Controller (fino a 128 richieste di interrupt)
• Memoria su chip (RAM L3 condivisa)
– 64 KB di RAM OCMC (General-Purpose On-Chip Memory Controller).
– Accessibile a tutti i Master
– Supporta la ritenzione per il risveglio rapido
• Interfacce di memoria esterna (EMIF)
– Controller mDDR(LPDDR), DDR2, DDR3, DDR3L:
– mDDR: clock 200 MHz (velocità dati 400 MHz)
– DDR2: clock 266 MHz (velocità dati 532 MHz)
– DDR3: clock 400 MHz (velocità dati 800 MHz)
– DDR3L: clock 400 MHz (velocità dati 800 MHz)
– Bus dati a 16 bit
– 1 GB di spazio indirizzabile totale
– Supporta configurazioni di un dispositivo di memoria x16 o due x8
– Controller di memoria per uso generale (GPMC)
– Interfaccia di memoria asincrona flessibile a 8 bit e 16 bit con fino a sette selezioni di chip (NAND, NOR, Muxed-NOR, SRAM)
– Utilizza il codice BCH per supportare ECC a 4, 8 o 16 bit
– Utilizza il codice Hamming per supportare l'ECC a 1 bit
– Modulo di localizzazione degli errori (ELM)
– Utilizzato insieme a GPMC per individuare indirizzi di errori di dati da polinomi sindromici generati utilizzando un algoritmo BCH
– Supporta la posizione degli errori di blocco a 4, 8 e 16 bit per 512 byte basata su algoritmi BCH
• Sottosistema di unità in tempo reale programmabile e sottosistema di comunicazione industriale (PRU-ICSS)
– Supporta protocolli come EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™ e altri
– Due unità programmabili in tempo reale (PRU)
– Processore RISC Load/Store a 32 bit in grado di funzionare a 200 MHz
– 8 KB di RAM istruzioni con rilevamento errore singolo (parità)
– 8 KB di RAM dati con rilevamento errore singolo (parità)
– Moltiplicatore a 32 bit a ciclo singolo con accumulatore a 64 bit
– Il modulo GPIO avanzato fornisce supporto Shift In/Out e blocco parallelo sul segnale esterno
– 12 KB di RAM condivisa con rilevamento di errore singolo (parità)
– Tre banchi di registri da 120 byte accessibili da ogni PRU
– Interrupt Controller (INTC) per la gestione degli eventi di input del sistema
– Bus di interconnessione locale per il collegamento di master interni ed esterni alle risorse all'interno del PRU-ICSS
– Periferiche all'interno del PRU-ICSS:
– Una porta UART con pin di controllo del flusso, supporta fino a 12 Mbps
– Un modulo Enhanced Capture (eCAP).
– Due porte Ethernet MII che supportano Industrial Ethernet, come EtherCAT
– Una porta MDIO
• Modulo di alimentazione, ripristino e gestione dell'orologio (PRCM).
– Controlla l'entrata e l'uscita dalle modalità Stand-by e Deep-Sleep
- Responsabile della sequenza del sonno, della sequenza di spegnimento del dominio di alimentazione, della sequenza di riattivazione e della sequenza di accensione del dominio di alimentazione
– Orologi
– Oscillatore ad alta frequenza integrato da 15 a 35 MHz utilizzato per generare un clock di riferimento per vari clock di sistema e periferici
– Supporta il controllo di abilitazione e disabilitazione dell'orologio individuale per sottosistemi e periferiche per facilitare la riduzione del consumo energetico
– Cinque ADPLL per generare clock di sistema (sottosistema MPU, interfaccia DDR, USB e periferiche [MMC e SD, UART, SPI, I 2C], L3, L4, Ethernet, GFX [SGX530], LCD Pixel Clock)
- Energia
– Due domini di alimentazione non commutabili (orologio in tempo reale [RTC], logica di riattivazione [WAKEUP])
– Tre domini di alimentazione commutabili (sottosistema MPU [MPU], SGX530 [GFX], periferiche e infrastruttura [PER])
– Implementa SmartReflex™ Classe 2B per il ridimensionamento della tensione del core in base alla temperatura del die, alla variazione del processo e alle prestazioni (adattamento della tensione adattiva [AVS])
– Ridimensionamento dinamico della frequenza di tensione (DVFS)
• Orologio in tempo reale (RTC)
– Informazioni in tempo reale su data (giorno-mese-anno-giorno della settimana) e ora (ore-minuti-secondi)
– Oscillatore interno da 32,768 kHz, logica RTC e LDO interno da 1,1 V
– Ingresso indipendente Power-on-Reset (RTC_PWRONRSTn).
– Pin di ingresso dedicato (EXT_WAKEUP) per eventi di riattivazione esterni
– L'allarme programmabile può essere utilizzato per generare interrupt interni al PRCM (per il risveglio) o al Cortex-A8 (per la notifica degli eventi)
– L'allarme programmabile può essere utilizzato con l'uscita esterna (PMIC_POWER_EN) per consentire al circuito integrato di gestione dell'alimentazione di ripristinare i domini di alimentazione non RTC
• Periferiche
– Fino a due porte USB 2.0 DRD ad alta velocità (dispositivo a doppio ruolo) con PHY integrato
– Fino a due MAC Industrial Gigabit Ethernet (10, 100, 1000 Mbps)
– Interruttore integrato
– Ciascun MAC supporta le interfacce MII, RMII, RGMII e MDIO
– I MAC e gli switch Ethernet possono funzionare indipendentemente da altre funzioni
– IEEE 1588v1 Precision Time Protocol (PTP)
– Fino a due porte CAN (Controller-Area Network).
– Supporta CAN versione 2 parti A e B
– Fino a due porte seriali audio multicanale (McASP)
– Clock di trasmissione e ricezione fino a 50 MHz
– Fino a quattro pin di dati seriali per porta McASP con clock TX e RX indipendenti
– Supporta Time Division Multiplexing (TDM), Inter-IC Sound (I2S) e formati simili
– Supporta la trasmissione dell'interfaccia audio digitale (formati SPDIF, IEC60958-1 e AES-3)
– Buffer FIFO per trasmissione e ricezione (256 byte)
– Fino a sei UART
– Tutti gli UART supportano le modalità IrDA e CIR
– Tutti gli UART supportano il controllo del flusso RTS e CTS
– UART1 supporta il controllo completo del modem
– Fino a due interfacce seriali McSPI master e slave
– Fino a due selezioni di chip
– Fino a 48MHz
– Fino a tre porte MMC, SD, SDIO
– Modalità MMC, SD, SDIO a 1, 4 e 8 bit
– MMCSD0 dispone di un binario di alimentazione dedicato per il funzionamento a 1,8 V o 3,3 V
– Velocità di trasferimento dati fino a 48 MHz
– Supporta il rilevamento della scheda e la protezione da scrittura
– Conforme alle specifiche MMC4.3, SD, SDIO 2.0
– Fino a tre interfacce master e slave I 2C
– Modalità standard (fino a 100 kHz)
– Modalità veloce (fino a 400 kHz)
– Fino a quattro banchi di pin GPIO (General-Purpose I/O).
– 32 pin GPIO per banco (multiplexato con altri pin funzionali)
– I pin GPIO possono essere utilizzati come ingressi di interrupt (fino a due ingressi di interrupt per banco)
– Fino a tre ingressi evento DMA esterni che possono essere utilizzati anche come ingressi di interruzione
– Otto timer generici a 32 bit
– DMTIMER1 è un timer da 1 ms utilizzato per i tick del sistema operativo (OS).
– DMTIMER4–DMTIMER7 sono bloccati
– Un timer watchdog
– Motore grafico 3D SGX530
– Architettura basata su tile che fornisce fino a 20 milioni di poligoni al secondo
– Universal Scalable Shader Engine (USSE) è un motore multithread che incorpora la funzionalità Pixel e Vertex Shader
– Funzionalità avanzate di shader impostate in eccesso rispetto a Microsoft VS3.0, PS3.0 e OGL2.0
– Supporto API standard di settore di Direct3D Mobile, OGL-ES 1.1 e 2.0 e OpenMax
– Cambio di attività a grana fine, bilanciamento del carico e gestione dell'alimentazione
– Funzionamento basato su DMA della geometria avanzata per un'interazione minima della CPU
– Anti-aliasing programmabile delle immagini di alta qualità
– Indirizzamento della memoria completamente virtualizzato per il funzionamento del sistema operativo in un'architettura di memoria unificata
• Periferiche di gioco
• Automazione domestica e industriale
• Dispositivi medici di consumo
• Stampanti
• Sistemi di pedaggio intelligenti
• Distributori automatici connessi
• Bilance
• Console didattiche
• Giocattoli avanzati