FS32K116LIT0VFMR S32K116 Arm Cortex-M0+, 48 MHz, 128 Kb Flash, ISELED, FlexIO, QFN32 – MCU S32K per uso generale

• Caratteristiche operative
– Intervallo di tensione: da 2,7 V a 5,5 V
– Intervallo di temperatura ambiente: da -40 °C a 105 °C per modalità HSRUN, da -40 °C a 150 °C per modalità RUN
• Core Arm™ Cortex-M4F/M0+, CPU a 32 bit
– Supporta fino a 112 MHz di frequenza (modalità HSRUN) con 1,25 Dhrystone MIPS per MHz
– Arm Core basato sull'architettura Armv7 e Thumb®-2 ISA
– Processore di segnale digitale integrato (DSP)
– Controller di interrupt vettoriali annidati configurabile (NVIC)
– Unità a virgola mobile a precisione singola (FPU)
• Interfacce di clock
– Oscillatore esterno veloce (SOSC) da 4 a 40 MHz con clock di ingresso quadrato esterno CC fino a 50 MHz in modalità clock esterno
– Oscillatore RC interno veloce da 48 MHz (FIRC)
– Oscillatore RC interno lento da 8 MHz (SIRC)
– Oscillatore a bassa potenza (LPO) da 128 kHz
– Fino a 112 MHz (HSRUN) Sistema Phased Lock Loop (SPLL)
– Fino a 20 MHz TCLK e 25 MHz SWD_CLK
– Orologio esterno del contatore in tempo reale da 32 kHz (RTC_CLKIN)
• Gestione dell'alimentazione
– Core Arm Cortex-M4F/M0+ a basso consumo con eccellente efficienza energetica
– Controller di gestione dell'alimentazione (PMC) con diverse modalità di alimentazione: HSRUN, RUN, STOP, VLPR e VLPS. Nota: le scritture/cancellazioni CSEc (sicurezza) o EEPROM attiveranno flag di errore in modalità HSRUN (112 MHz), poiché questo caso d'uso non può essere eseguito simultaneamente. Il dispositivo dovrà passare alla modalità RUN (80 MHz) per eseguire le scritture/cancellazioni CSEc (sicurezza) o EEPROM.
– Supporto del clock gating e del funzionamento a basso consumo su periferiche specifiche.
• Memoria e interfacce di memoria
– Fino a 2 MB di memoria flash di programma con ECC
– FlexNVM da 64 KB per memoria flash dati con emulazione ECC ed EEPROM. Nota: le scritture/cancellazioni CSEc (sicurezza) o EEPROM attiveranno flag di errore in modalità HSRUN (112 MHz), poiché questo caso d'uso non può essere eseguito simultaneamente. Il dispositivo dovrà passare alla modalità RUN (80 MHz) per eseguire le scritture/cancellazioni CSEc (sicurezza) o EEPROM.
– Fino a 256 KB di SRAM con ECC
– Fino a 4 KB di FlexRAM per l’uso come emulazione SRAM o EEPROM
– Cache di codice fino a 4 KB per ridurre al minimo l’impatto sulle prestazioni delle latenze di accesso alla memoria
– QuadSPI con supporto HyperBus™
• Analogico a segnale misto
– Fino a due convertitori analogico-digitali (ADC) a 12 bit con fino a 32 ingressi analogici per modulo
– Un comparatore analogico (CMP) con convertitore digitale-analogico (DAC) interno a 8 bit
• Funzionalità di debug
– La porta di debug JTAG del cavo seriale (SWJ-DP) combina
– Punto di controllo e traccia del debug (DWT)
– Macrocella di traccia di strumentazione (ITM)
– Unità di interfaccia della porta di prova (TPIU)
– Unità Flash Patch and Breakpoint (FPB)
• Interfaccia uomo-macchina (HMI)
– Fino a 156 pin GPIO con funzionalità di interrupt
– Interruzione non mascherabile (NMI)

• Interfacce di comunicazione
– Fino a tre moduli LPUART/LIN (Low Power Universal Asynchronous Receiver/Transmitter) con supporto DMA e disponibilità a bassa potenza
– Fino a tre moduli LPSPI (Low Power Serial Peripheral Interface) con supporto DMA e bassa disponibilità di potenza
– Fino a due moduli Low Power Inter-Integrated Circuit (LPI2C) con supporto DMA e bassa disponibilità di potenza
– Fino a tre moduli FlexCAN (con supporto CAN-FD opzionale)
– Modulo FlexIO per l’emulazione di protocolli di comunicazione e periferiche (UART, I2C, SPI, I2S, LIN, PWM, ecc.).
– Fino a una Ethernet 10/100 Mbps con supporto IEEE1588 e due moduli Synchronous Audio Interface (SAI).
• Sicurezza e protezione
– Il Cryptographic Services Engine (CSEc) implementa un set completo di funzioni crittografiche, come descritto nelle specifiche funzionali SHE (Secure Hardware Extension). Nota: le operazioni di scrittura/cancellazione CSEc (Security) o EEPROM attiveranno flag di errore in modalità HSRUN (112 MHz), poiché questo caso d'uso non può essere eseguito simultaneamente. Il dispositivo dovrà passare alla modalità RUN (80 MHz) per eseguire le operazioni di scrittura/cancellazione CSEc (Security) o EEPROM.
– Numero di identificazione univoco (ID) a 128 bit
– Codice di correzione degli errori (ECC) su memorie flash e SRAM
– Unità di protezione della memoria di sistema (MPU di sistema)
– Modulo di controllo di ridondanza ciclica (CRC)
– Sistema di controllo interno (WDOG)
– Modulo di monitoraggio Watchdog esterno (EWM)
• Tempistica e controllo
– Fino a otto moduli FlexTimer (FTM) a 16 bit indipendenti, che offrono fino a 64 canali standard (IC/OC/PWM)
– Un timer a basso consumo a 16 bit (LPTMR) con controllo di riattivazione flessibile
– Due blocchi di ritardo programmabili (PDB) con sistema di trigger flessibile
– Un timer di interruzione a bassa potenza (LPIT) a 32 bit con 4 canali
– Contatore in tempo reale (RTC) a 32 bit
• Pacchetto
– Opzioni di package QFN a 32 pin, LQFP a 48 pin, LQFP a 64 pin, LQFP a 100 pin, MAPBGA a 100 pin, LQFP a 144 pin, LQFP a 176 pin
• DMA a 16 canali con fino a 63 sorgenti di richiesta tramite DMAMUX