LCMXO2-2000HC-4BG256C FPGA – Field Programmable Gate Array 2112 LUT 207 IO 3,3 V 4 Spd
♠ Descrizione del prodotto
| Attributo del prodotto | Valore dell'attributo |
| Produttore: | Reticolo |
| Categoria di prodotto: | FPGA - Array di porte programmabili sul campo |
| Direttiva RoHS: | Dettagli |
| Serie: | LCMXO2 |
| Numero di elementi logici: | 2112 LE |
| Numero di I/O: | 206 I/O |
| Tensione di alimentazione - Min: | 2,375 V |
| Tensione di alimentazione - Max: | 3,6 V |
| Temperatura minima di esercizio: | 0 gradi Celsius |
| Temperatura massima di esercizio: | + 85 °C |
| Velocità dati: | - |
| Numero di ricetrasmettitori: | - |
| Stile di montaggio: | SMD/SMT |
| Confezione/custodia: | CABGA-256 |
| Confezione: | Vassoio |
| Marca: | Reticolo |
| RAM distribuita: | 16 kbit |
| RAM a blocchi incorporata - EBR: | 74 kbit |
| Frequenza operativa massima: | 269 MHz |
| Sensibile all'umidità: | SÌ |
| Numero di blocchi di array logici - LAB: | 264 LAB |
| Corrente di alimentazione operativa: | 4,8 mA |
| Tensione di alimentazione operativa: | 2,5 V/3,3 V |
| Tipo di prodotto: | FPGA - Array di porte programmabili sul campo |
| Quantità confezione di fabbrica: | 119 |
| Sottocategoria: | Circuiti integrati logici programmabili |
| Memoria totale: | 170 kbit |
| Nome commerciale: | MachXO2 |
| Peso unitario: | 0,429319 once |
1. Architettura logica flessibile
• Sei dispositivi con 256-6864 LUT4 e 18-334 I/O Dispositivi a bassissimo consumo energetico
• Processo avanzato a bassa potenza da 65 nm
• Consumo energetico in standby di soli 22 µW
• I/O differenziali a bassa oscillazione programmabili
• Modalità standby e altre opzioni di risparmio energetico 2. Memoria incorporata e distribuita
• Fino a 240 kbit di RAM a blocchi incorporata sysMEM™
• Fino a 54 kbit di RAM distribuita
• Logica di controllo FIFO dedicata
3. Memoria flash utente su chip
• Fino a 256 kbit di memoria flash utente
• 100.000 cicli di scrittura
• Accessibile tramite interfacce WISHBONE, SPI, I2C e JTAG
• Può essere utilizzato come soft processor PROM o come memoria Flash
4. I/O sincrono sorgente pre-ingegnerizzato
• Registri DDR nelle celle I/O
• Logica di ingranaggi dedicata
• Ingranaggi 7:1 per I/O del display
• DDR generico, DDRX2, DDRX4
• Memoria DDR/DDR2/LPDDR dedicata con supporto DQS
5. Buffer I/O flessibile e ad alte prestazioni
• Il buffer sysIO™ programmabile supporta un'ampia gamma di interfacce:
– LVCMOS 3.3/2.5/1.8/1.5/1.2
– LVTTL
– PCI
– LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
– SSTL 25/18
– HSTL 18
– Ingressi trigger Schmitt, isteresi fino a 0,5 V
• Gli I/O supportano l'hot socketing
• Terminazione differenziale on-chip
• Modalità pull-up o pull-down programmabile
6. Clocking flessibile su chip
• Otto orologi primari
• Fino a due edge clock per interfacce I/O ad alta velocità (solo lato superiore e inferiore)
• Fino a due PLL analogici per dispositivo con sintesi di frequenza frazionaria n
– Ampia gamma di frequenza di ingresso (da 7 MHz a 400 MHz)
7. Non volatile, infinitamente riconfigurabile
• Accensione istantanea
– si accende in microsecondi
• Soluzione sicura a chip singolo
• Programmabile tramite JTAG, SPI o I2C
• Supporta la programmazione in background di programmi non volatili
8.memoria tile
• Dual boot opzionale con memoria SPI esterna
9. Riconfigurazione TransFR™
• Aggiornamento della logica sul campo mentre il sistema è in funzione
10. Supporto avanzato a livello di sistema
• Funzioni rinforzate on-chip: SPI, I2C, timer/contatore
• Oscillatore on-chip con precisione del 5,5%
• TraceID univoco per il monitoraggio del sistema
• Modalità programmabile una volta (OTP)
• Alimentazione singola con intervallo operativo esteso
• Scansione dei confini secondo lo standard IEEE 1149.1
• Programmazione in-system conforme allo standard IEEE 1532
11. Ampia gamma di opzioni di pacchetto
• Opzioni di pacchetto TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA, fpBGA, QFN
• Opzioni di pacchetti a ingombro ridotto
– Piccolo quanto 2,5 mm x 2,5 mm
• Migrazione della densità supportata
• Imballaggio avanzato senza alogeni
