LCMXO2-4000HC-4TG144C Array di gate programmabile sul campo 4320 LUT 115 IO 3,3 V 4 velocità
♠ Descrizione del prodotto
| Attributo del prodotto | Valore dell'attributo |
| Produttore: | Reticolo |
| Categoria di prodotto: | FPGA - Array di porte programmabili sul campo |
| RoHS: | Dettagli |
| Serie: | LCMXO2 |
| Numero di elementi logici: | 4320 LE |
| Numero di I/O: | 114 ingressi/uscite |
| Tensione di alimentazione - Min: | 2.375 Volt |
| Tensione di alimentazione - Max: | 3,6 V |
| Temperatura operativa minima: | 0 c |
| Temperatura operativa massima: | + 85 C |
| Velocità dati: | - |
| Numero di ricetrasmettitori: | - |
| Stile di montaggio: | SMD/SMT |
| Confezione/caso: | TQFP-144 |
| Confezione: | Vassoio |
| Marca: | Reticolo |
| RAM distribuita: | 34kbit |
| RAM a blocchi integrata - EBR: | 92kbit |
| Frequenza operativa massima: | 269MHz |
| Sensibile all'umidità: | SÌ |
| Numero di blocchi di array logici - LAB: | LABORATORIO 540 |
| Corrente di alimentazione operativa: | 8,45 mA |
| Tensione di alimentazione operativa: | 2,5 V/3,3 V |
| Tipologia di prodotto: | FPGA - Array di porte programmabili sul campo |
| Quantità confezione di fabbrica: | 60 |
| Sottocategoria: | Circuiti integrati logici programmabili |
| Memoria totale: | 222kbit |
| Nome depositato: | MachXO2 |
| Unità di peso: | 0,046530 once |
1. Architettura logica flessibile
Sei dispositivi con LUT4 da 256 a 6864 e da 18 a 334I/O
2. Dispositivi a bassissima potenza
Processo avanzato a bassa potenza da 65 nm
Potenza in standby fino a 22 μW
I/O differenziale a bassa oscillazione programmabile
Modalità stand-by e altre opzioni di risparmio energetico
3. Memoria incorporata e distribuita
RAM a blocchi integrata sysMEM™ fino a 240 kbit
RAM distribuita fino a 54 kbit
Logica di controllo FIFO dedicata
4. Memoria flash utente su chip
Fino a 256 kbit di memoria flash utente
100.000 cicli di scrittura
Accessibile tramite WISHBONE, SPI, I2C e JTAGinterfacce
Può essere utilizzato come PROM del processore software o come Flashmemoria
5. Sorgente preingegnerizzata sincronaI/O
Registri DDR nelle celle I/O
Logica di cambio dedicata
Gearing 7:1 per display I/O
DDR generico, DDRX2, DDRX4
Memoria DDR/DDR2/LPDDR dedicata con DQSsupporto
6. Buffer I/O flessibile e ad alte prestazioni
Ampio supporto del buffer sysI/O™ programmabilegamma di interfacce:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
MIPI D-PHY emulato
Ingressi trigger Schmitt, isteresi fino a 0,5 V
I/O supportano l'hot socketing
Terminazione differenziale su chip
Modalità pull-up o pull-down programmabile
7. Clock su chip flessibile
Otto orologi primari
Fino a due edge clock per I/O ad alta velocitàinterfacce (solo lato superiore e inferiore)
Fino a due PLL analogici per dispositivo con n. frazionariosintesi di frequenza
Ampia gamma di frequenze di ingresso (da 7 MHz a 400MHz)
8. Non volatile, infinitamente riconfigurabile
Instant-on – si accende in microsecondi
Soluzione sicura a chip singolo
Programmabile tramite JTAG, SPI o I2C
Supporta la programmazione in background di non volatilememoria
Dual boot opzionale con memoria SPI esterna
9. Riconfigurazione TransFR™
Aggiornamento della logica sul campo mentre il sistema è in funzione
10. Supporto avanzato a livello di sistema
Funzioni temprate su chip: SPI, I2C,timer/contatore
Oscillatore su chip con precisione del 5,5%.
TraceID univoco per il monitoraggio del sistema
Modalità One Time Programmable (OTP).
Alimentazione singola con funzionamento estesoallineare
Boundary scan dello standard IEEE 1149.1
Programmazione nel sistema conforme a IEEE 1532
11. Ampia gamma di opzioni di pacchetto
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,fpBGA, opzioni del pacchetto QFN
Opzioni del pacchetto a ingombro ridotto
Fino a 2,5 mm x 2,5 mm
Migrazione della densità supportata
Imballaggio avanzato privo di alogeni
