LCMXO2-4000HC-4TG144C Array di porte programmabili sul campo 4320 LUT 115 IO 3,3 V 4 Spd
♠ Descrizione del prodotto
| Attributo del prodotto | Valore dell'attributo |
| Produttore: | Reticolo |
| Categoria di prodotto: | FPGA - Array di porte programmabili sul campo |
| Direttiva RoHS: | Dettagli |
| Serie: | LCMXO2 |
| Numero di elementi logici: | 4320 LE |
| Numero di I/O: | 114 I/O |
| Tensione di alimentazione - Min: | 2,375 V |
| Tensione di alimentazione - Max: | 3,6 V |
| Temperatura minima di esercizio: | 0 gradi Celsius |
| Temperatura massima di esercizio: | + 85 °C |
| Velocità dati: | - |
| Numero di ricetrasmettitori: | - |
| Stile di montaggio: | SMD/SMT |
| Confezione/custodia: | TQFP-144 |
| Confezione: | Vassoio |
| Marca: | Reticolo |
| RAM distribuita: | 34 kbit |
| RAM a blocchi incorporata - EBR: | 92 kbit |
| Frequenza operativa massima: | 269 MHz |
| Sensibile all'umidità: | SÌ |
| Numero di blocchi di array logici - LAB: | 540 LAB |
| Corrente di alimentazione operativa: | 8,45 mA |
| Tensione di alimentazione operativa: | 2,5 V/3,3 V |
| Tipo di prodotto: | FPGA - Array di porte programmabili sul campo |
| Quantità confezione di fabbrica: | 60 |
| Sottocategoria: | Circuiti integrati logici programmabili |
| Memoria totale: | 222 kbit |
| Nome commerciale: | MachXO2 |
| Peso unitario: | 0,046530 once |
1. Architettura logica flessibile
Sei dispositivi con da 256 a 6864 LUT4 e da 18 a 334I/O
2. Dispositivi a bassissimo consumo energetico
Processo avanzato a bassa potenza da 65 nm
Consumo energetico in standby di soli 22 μW
I/O differenziale programmabile a bassa oscillazione
Modalità standby e altre opzioni di risparmio energetico
3. Memoria incorporata e distribuita
Fino a 240 kbit di RAM a blocchi incorporata sysMEM™
Fino a 54 kbit di RAM distribuita
Logica di controllo FIFO dedicata
4. Memoria flash utente su chip
Fino a 256 kbit di memoria flash utente
100.000 cicli di scrittura
Accessibile tramite WISHBONE, SPI, I2C e JTAGinterfacce
Può essere utilizzato come soft processor PROM o come Flashmemoria
5. Sorgente sincrona pre-ingegnerizzataI/O
Registri DDR nelle celle I/O
Logica di ingranaggi dedicata
Ingranaggi 7:1 per I/O del display
DDR generico, DDRX2, DDRX4
Memoria DDR/DDR2/LPDDR dedicata con DQSsupporto
6. Buffer I/O flessibile e ad alte prestazioni
Il buffer sysI/O™ programmabile supporta un'ampiagamma di interfacce:
LVCMOS 3.3/2.5/1.8/1.5/1.2
LVTTL
PCI
LVDS, Bus-LVDS, MLVDS, RSDS, LVPECL
SSTL 25/18
HSTL 18
MIPI D-PHY emulato
Ingressi trigger Schmitt, isteresi fino a 0,5 V
Supporto I/O hot socketing
Terminazione differenziale on-chip
Modalità pull-up o pull-down programmabile
7. Clocking flessibile su chip
Otto orologi primari
Fino a due edge clock per I/O ad alta velocitàinterfacce (solo lato superiore e inferiore)
Fino a due PLL analogici per dispositivo con n frazionariosintesi di frequenza
Ampia gamma di frequenze di ingresso (da 7 MHz a 400MHz)
8. Non volatile, infinitamente riconfigurabile
Accensione istantanea: si accende in microsecondi
Soluzione sicura a chip singolo
Programmabile tramite JTAG, SPI o I2C
Supporta la programmazione in background di dati non volatilimemoria
Dual boot opzionale con memoria SPI esterna
9. Riconfigurazione TransFR™
Aggiornamento della logica sul campo mentre il sistema è in funzione
10. Supporto avanzato a livello di sistema
Funzioni rinforzate on-chip: SPI, I2C,timer/contatore
Oscillatore on-chip con precisione del 5,5%
TraceID univoco per il monitoraggio del sistema
Modalità programmabile una volta (OTP)
Alimentazione singola con funzionamento estesoallineare
Scansione di confine standard IEEE 1149.1
Programmazione in-system conforme a IEEE 1532
11. Ampia gamma di opzioni di pacchetto
TQFP, WLCSP, ucBGA, csBGA, caBGA, ftBGA,Opzioni del pacchetto fpBGA, QFN
Opzioni di pacchetti a ingombro ridotto
Piccolo quanto 2,5 mm x 2,5 mm
Migrazione della densità supportata
Imballaggio avanzato senza alogeni
