LPC1850FET180,551 Microcontrollori ARM – MCU Cortex-M3 SRAM da 200 kB SRAM da 200 kB

• Core del processore: processore ARM Cortex-M3 (versione r2p1), funzionante a frequenze fino a 180 MHz.

– Unità di protezione della memoria (MPU) integrata in ARM Cortex-M3 che supporta otto regioni.

– NVIC (Nested Vectored Interrupt Controller) integrato in ARM Cortex-M3.

– Ingresso di interrupt non mascherabile (NMI).

– JTAG e Serial Wire Debug, traccia seriale, otto punti di interruzione e quattro punti di controllo.

– Supporto Enhanced Trace Module (ETM) e Enhanced Trace Buffer (ETB).

– Timer tick di sistema.

• Memoria su chip

– 200 kB SRAM per l'utilizzo di codice e dati.

– Più blocchi SRAM con accesso al bus separato.

– ROM da 64 kB contenente codice di avvio e driver software su chip.

– Memoria OTP (One Time Programmable) a 64 bit + 256 bit per uso generico.

• Unità di generazione orologio

– Oscillatore a cristallo con una gamma operativa da 1 MHz a 25 MHz.

– Oscillatore RC interno da 12 MHz regolato con una precisione dell'1,5% su temperatura e tensione.

– Oscillatore a cristallo RTC a bassissima potenza.

– Tre PLL consentono il funzionamento della CPU fino alla velocità massima della CPU senza la necessità di un cristallo ad alta frequenza.Il secondo PLL è dedicato all'USB ad alta velocità, il terzo PLL può essere utilizzato come PLL audio.

– Uscita orologio

• Periferiche digitali configurabili:

– Sottosistema State Configurable Timer (SCTimer/PWM) su AHB.

– Global Input Multiplexer Array (GIMA) consente di collegare più ingressi e uscite a periferiche guidate da eventi come timer, SCTimer/PWM e ADC0/1

• Interfacce seriali:

– Quad SPI Flash Interface (SPIFI) con dati a 1, 2 o 4 bit a velocità fino a 52 MB al secondo.

– MAC Ethernet 10/100T con interfacce RMII e MII e supporto DMA per throughput elevato con basso carico della CPU.Supporto per timestamp IEEE 1588/timestamp avanzato (IEEE 1588-2008 v2).

– Un'interfaccia host/dispositivo/OTG USB 2.0 ad alta velocità con supporto DMA e PHY ad alta velocità su chip (USB0).

– Un'interfaccia host/dispositivo USB 2.0 ad alta velocità con supporto DMA, PHY a piena velocità su chip e interfaccia ULPI a un PHY esterno ad alta velocità (USB1).

– Software di test elettrico dell'interfaccia USB incluso nello stack USB ROM.

– Quattro 550 UART con supporto DMA: un UART con interfaccia modem completa;una UART con interfaccia IrDA;tre USART supportano la modalità sincrona UART e un'interfaccia smart card conforme alla specifica ISO7816.

– Fino a due controller C_CAN 2.0B con un canale ciascuno.L'utilizzo del controller C_CAN esclude il funzionamento di tutte le altre periferiche collegate allo stesso bus bridge Vedi Figura 1 e Rif.2.

– Due controller SSP con supporto FIFO e multiprotocollo.Entrambi gli SSP con supporto DMA.

– Un'interfaccia bus I2C Fast-mode Plus con modalità monitor e pin I/O open-drain conformi alla specifica I2C-bus completa.Supporta velocità dati fino a 1 Mbit/s.

– Un'interfaccia bus I2C standard con modalità monitor e pin I/O standard.

– Due interfacce I2S con supporto DMA, ciascuna con un ingresso e un'uscita.

• Periferiche digitali:

– Controller di memoria esterno (EMC) che supporta dispositivi SRAM, ROM, flash NOR e SDRAM esterni.

– Controller LCD con supporto DMA e risoluzione del display programmabile fino a 1024 H

– 768 V. Supporta pannelli STN monocromatici ea colori e pannelli a colori TFT;supporta CLUT (Color Look-Up Table) a 1/2/4/8 bpp e mappatura diretta dei pixel a 16/24 bit.

– Interfaccia scheda SD/MMC (Secure Digital Input Output).

– Il controller DMA per uso generico a otto canali può accedere a tutte le memorie sull'AHB e a tutti gli slave AHB compatibili con DMA.

– Fino a 164 pin GPIO (General-Purpose Input/Output) con resistori pull-up/pull-down configurabili.

– I registri GPIO si trovano sull'AHB per un accesso rapido.Le porte GPIO hanno il supporto DMA.

– È possibile selezionare fino a otto pin GPIO da tutti i pin GPIO come sorgenti di interrupt sensibili al bordo e al livello.

– Due moduli di interrupt di gruppo GPIO abilitano un interrupt basato su un modello programmabile di stati di ingresso di un gruppo di pin GPIO.

– Quattro timer/contatori generici con capacità di acquisizione e corrispondenza.

– Un controllo motore PWM per il controllo del motore trifase.

– Un'interfaccia encoder in quadratura (QEI).

– Timer di interruzione ripetitivo (timer RI).

- Timer watchdog con finestra.

– Orologio in tempo reale (RTC) a bassissimo consumo su dominio di alimentazione separato con 256 byte di registri di backup alimentati a batteria.

– Sveglia temporizzata;può essere alimentato a batteria.

• Periferiche analogiche:

– Un DAC a 10 bit con supporto DMA e velocità di conversione dati di 400 kSamples/s.

– Due ADC a 10 bit con supporto DMA e velocità di conversione dati di 400 kSamples/s.Fino a otto canali di ingresso per ADC.

• ID univoco per ogni dispositivo.

• Energia:

– Alimentatore singolo da 3,3 V (da 2,2 V a 3,6 V) con regolatore di tensione interno su chip per l'alimentazione principale e il dominio di alimentazione RTC.

– Il dominio di alimentazione RTC può essere alimentato separatamente da una batteria da 3 V.

– Quattro modalità di risparmio energetico: Sleep, Deep-sleep, Power-down e Deep power-down.

– Riattivazione del processore dalla modalità Sleep tramite interruzioni di riattivazione da varie periferiche.

– Riattivazione dalle modalità Deep-sleep, Power-down e Deep power-down tramite interruzioni esterne e interruzioni generate da blocchi alimentati a batteria nel dominio di alimentazione RTC.

– Rilevamento di brownout con quattro soglie separate per interrupt e ripristino forzato.

– Ripristino all'accensione (POR).

• Disponibile come package LQFP a 144 pin e come package BGA a 256 pin, 180 pin e 100 pin.

• Industriale

• Lettori RFID

• Consumatore

• e-Metering

• Elettrodomestici