Microcontrollori ARM LPC1850FET180,551 – MCU Cortex-M3 200 kB SRAM 200 kB SRAM

• Core del processore: processore ARM Cortex-M3 (versione r2p1), funzionante a frequenze fino a 180 MHz.

– Unità di protezione della memoria (MPU) integrata ARM Cortex-M3 che supporta otto regioni.

– ARM Cortex-M3 integrato Nested Vectored Interrupt Controller (NVIC).

– Ingresso di interruzione non mascherabile (NMI).

– JTAG e Serial Wire Debug, traccia seriale, otto punti di interruzione e quattro punti di controllo.

– Supporto per Enhanced Trace Module (ETM) ed Enhanced Trace Buffer (ETB).

– Timer di spunta del sistema.

• Memoria on-chip

– 200 kB SRAM per l’uso di codice e dati.

– Più blocchi SRAM con accesso bus separato.

– ROM da 64 kB contenente codice di avvio e driver software on-chip.

– Memoria OTP (One-Time Programmable) da 64 bit + 256 bit per uso generico.

• Unità di generazione dell'orologio

– Oscillatore a cristallo con un intervallo operativo da 1 MHz a 25 MHz.

– Oscillatore RC interno da 12 MHz regolato all’1,5% di precisione su temperatura e tensione.

– Oscillatore a cristallo RTC a bassissimo consumo energetico.

– Tre PLL consentono il funzionamento della CPU fino alla massima velocità di elaborazione senza la necessità di un quarzo ad alta frequenza. Il secondo PLL è dedicato all'USB ad alta velocità, mentre il terzo può essere utilizzato come PLL audio.

– Uscita di clock

• Periferiche digitali configurabili:

– Sottosistema del timer configurabile dallo stato (SCTimer/PWM) su AHB.

– Global Input Multiplexer Array (GIMA) consente di collegare più ingressi e uscite a periferiche guidate da eventi come timer, SCTimer/PWM e ADC0/1

• Interfacce seriali:

– Interfaccia Quad SPI Flash (SPIFI) con dati a 1, 2 o 4 bit a velocità fino a 52 MB al secondo.

– MAC Ethernet 10/100T con interfacce RMII e MII e supporto DMA per un throughput elevato con basso carico della CPU. Supporto per timestamping IEEE 1588/advanced timestamping (IEEE 1588-2008 v2).

– Un'interfaccia host/dispositivo/OTG USB 2.0 ad alta velocità con supporto DMA e PHY ad alta velocità integrato (USB0).

– Un'interfaccia host/dispositivo USB 2.0 ad alta velocità con supporto DMA, PHY full-speed on-chip e interfaccia ULPI per un PHY esterno ad alta velocità (USB1).

– Software di test elettrico dell’interfaccia USB incluso nello stack ROM USB.

– Quattro UART 550 con supporto DMA: un UART con interfaccia modem completa; un UART con interfaccia IrDA; tre USART supportano la modalità sincrona UART e un'interfaccia smart card conforme alle specifiche ISO7816.

– Fino a due controller C_CAN 2.0B con un canale ciascuno. L'utilizzo del controller C_CAN esclude il funzionamento di tutte le altre periferiche collegate allo stesso bus bridge. Vedere Figura 1 e Rif. 2.

– Due controller SSP con supporto FIFO e multiprotocollo. Entrambi gli SSP supportano DMA.

– Un'interfaccia bus I2C Fast-mode Plus con modalità monitor e pin I/O open-drain conformi alle specifiche complete del bus I2C. Supporta velocità di trasmissione dati fino a 1 Mbit/s.

– Un'interfaccia bus I2C standard con modalità monitor e pin I/O standard.

– Due interfacce I2S con supporto DMA, ciascuna con un ingresso e un'uscita.

• Periferiche digitali:

– Controller di memoria esterno (EMC) che supporta dispositivi SRAM, ROM, flash NOR e SDRAM esterni.

– Controller LCD con supporto DMA e risoluzione di visualizzazione programmabile fino a 1024 H

– 768 V. Supporta pannelli STN monocromatici e a colori e pannelli TFT a colori; supporta la tabella di ricerca colori (CLUT) a 1/2/4/8 bpp e la mappatura diretta dei pixel a 16/24 bit.

– Interfaccia per scheda Secure Digital Input/Output (SD/MMC).

– Il controller DMA generico a otto canali può accedere a tutte le memorie sull'AHB e a tutti gli slave AHB abilitati per DMA.

– Fino a 164 pin GPIO (General-Purpose Input/Output) con resistori pull-up/pull-down configurabili.

– I registri GPIO si trovano sull'AHB per un accesso rapido. Le porte GPIO supportano il DMA.

– È possibile selezionare fino a otto pin GPIO tra tutti i pin GPIO come sorgenti di interrupt sensibili al bordo e al livello.

– Due moduli di interruzione del gruppo GPIO consentono un'interruzione basata su uno schema programmabile di stati di input di un gruppo di pin GPIO.

– Quattro timer/contatori multiuso con capacità di cattura e abbinamento.

– Un controllo motore PWM per il controllo di motori trifase.

– Un'interfaccia encoder in quadratura (QEI).

– Timer di interruzione ripetitiva (timer RI).

– Timer di controllo con finestra.

– Orologio in tempo reale (RTC) a bassissimo consumo energetico su dominio di alimentazione separato con 256 byte di registri di backup alimentati a batteria.

– Timer di allarme; può essere alimentato a batteria.

• Periferiche analogiche:

– Un DAC a 10 bit con supporto DMA e una velocità di conversione dati di 400 kSamples/s.

– Due convertitori analogico-digitali (ADC) a 10 bit con supporto DMA e una velocità di conversione dati di 400 kSamples/s. Fino a otto canali di ingresso per ADC.

• ID univoco per ogni dispositivo.

• Energia:

– Singolo alimentatore da 3,3 V (da 2,2 V a 3,6 V) con regolatore di tensione interno on-chip per l'alimentazione del core e il dominio di potenza dell'RTC.

– Il dominio di potenza RTC può essere alimentato separatamente da una batteria da 3 V.

– Quattro modalità di risparmio energetico: Sospensione, Sospensione profonda, Spegnimento e Spegnimento profondo.

– Riattivazione del processore dalla modalità di sospensione tramite interruzioni di riattivazione da varie periferiche.

– Riattivazione dalle modalità Deep-sleep, Power-down e Deep Power-down tramite interrupt esterni e interrupt generati da blocchi alimentati a batteria nel dominio di potenza RTC.

– Rilevamento del calo di tensione con quattro soglie separate per l'interruzione e il ripristino forzato.

– Ripristino all’accensione (POR).

• Disponibili in package LQFP da 144 pin e in package BGA da 256 pin, 180 pin e 100 pin.

• Industrial

• Lettori RFID

• Consumatore

• Misurazione elettronica

• Elettrodomestici