TMS320C6674ACYPA Multicore Fix/Float Pt Dig Sig Proc
♠ Descrizione del prodotto
| Attributo del prodotto | Valore dell'attributo |
| Produttore: | Strumenti texani |
| Categoria di prodotto: | Processori e controllori di segnali digitali - DSP, DSC |
| Prodotto: | DSP |
| Serie: | TMS320C6674 |
| Stile di montaggio: | SMD/SMT |
| Confezione/caso: | FCBGA-841 |
| Nucleo: | C66x |
| Numero di core: | 4 Nucleo |
| Frequenza di clock massima: | 1 GHz, 1,25 GHz |
| Memoria istruzioni cache L1: | 4 x 32KB |
| Memoria dati cache L1: | 4 x 32KB |
| Dimensioni della memoria del programma: | - |
| Dimensione RAM dati: | - |
| Tensione di alimentazione operativa: | Da 900 mV a 1,1 V |
| Temperatura operativa minima: | - 40 C |
| Temperatura operativa massima: | + 100 C |
| Confezione: | Vassoio |
| Marca: | Strumenti texani |
| Larghezza bus dati: | 8 bit/16 bit/32 bit |
| Tipo di istruzione: | Fisso/virgola mobile |
| MMACS: | 160000 MMAC |
| Sensibile all'umidità: | SÌ |
| Numero di I/O: | 16 ingressi/uscite |
| Numero di timer/contatori: | 12 Temporizzatore |
| Tipologia di prodotto: | DSP - Processori e controllori di segnali digitali |
| Quantità confezione di fabbrica: | 44 |
| Sottocategoria: | Processori e controller incorporati |
| Tensione di alimentazione - Max: | 1,1 V |
| Tensione di alimentazione - Min: | 900 mV |
| Unità di peso: | 0,173396 once |
♠ Processore di segnale digitale multicore fisso e a virgola mobile
Il DSP TMS320C6674 è un DSP a virgola mobile/fissa dalle prestazioni più elevate basato sull'architettura multicore KeyStone di TI.Incorporando il nuovo e innovativo core DSP C66x, questo dispositivo può funzionare a una velocità del core fino a 1,25 GHz.Per gli sviluppatori di un'ampia gamma di applicazioni, come sistemi mission-critical, imaging medicale, test e automazione e altre applicazioni che richiedono prestazioni elevate, il DSP TMS320C6674 di TI offre un DSP cumulativo a 5 GHz e consente una piattaforma a basso consumo energetico e facile da utilizzo.Inoltre, è completamente retrocompatibile con tutti i DSP a virgola mobile e fissa della famiglia C6000 esistenti.
L'architettura KeyStone di TI fornisce una piattaforma programmabile che integra vari sottosistemi (core C66x, sottosistema di memoria, periferiche e acceleratori) e utilizza diversi componenti e tecniche innovativi per massimizzare la comunicazione intra-dispositivo e tra dispositivi che consente alle varie risorse DSP di operare in modo efficiente e senza soluzione di continuità .Al centro di questa architettura ci sono componenti chiave come Multicore Navigator che consente una gestione efficiente dei dati tra i vari componenti del dispositivo.TeraNet è uno switch fabric non bloccante che consente un movimento interno dei dati rapido e senza contese.Il controller di memoria condivisa multicore consente l'accesso diretto alla memoria condivisa ed esterna senza attingere dalla capacità dello switch fabric.
• Quattro sottosistemi core DSP TMS320C66x™ (C66x CorePac), ciascuno con
– Core CPU C66x a virgola mobile/fissa da 1,0 GHz o 1,25 GHz
› 40 GMAC/Core per punto fisso a 1,25 GHz
› 20 GFLOP/Core per virgola mobile a 1,25 GHz
– Memoria
› 32K byte L1P per core
› 32K byte L1D per core
› 512K byte L2 locale per core
• Controller di memoria condivisa multicore (MSMC)
– Memoria SRAM MSM da 4096 KB condivisa da quattro DSP C66x CorePac
– Unità di protezione della memoria sia per MSM SRAM che per DDR3_EMIF
• Navigatore multicore
– 8192 Code hardware multiuso con Queue Manager
– DMA basato su pacchetti per trasferimenti senza overhead
• Coprocessore di rete
– Packet Accelerator abilita il supporto per
› Aereo di trasporto IPsec, GTP-U, SCTP, PDCP
› L2 User Plane PDCP (RoHC, cifratura aerea)
› Throughput wire-speed 1 Gbps a 1,5 MPpacket al secondo
– Security Accelerator Engine abilita il supporto per
› IPSec, SRTP, 3GPP, WiMAX Air Interface e sicurezza SSL/TLS
› ECB, CBC, CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES, Kasumi, SNOW 3G, SHA-1, SHA-2 (hash a 256 bit), MD5
› Velocità di crittografia fino a 2,8 Gbps
• Periferiche
– Quattro corsie di SRIO 2.1
› Funzionamento a 1,24/2,5/3,125/5 GBaud supportato per corsia
› Supporta I/O diretto, passaggio di messaggi
› Supporta quattro configurazioni di collegamento 1×, due 2×, una 4× e due 1× + una 2×
– PCIe Gen2
› Porta singola che supporta 1 o 2 corsie
› Supporta fino a 5 GBaud per corsia
– Collegamento ipertestuale
› Supporta connessioni ad altri dispositivi KeyStone Architecture fornendo scalabilità delle risorse
› Supporta fino a 50 Gbaud
– Sottosistema switch Gigabit Ethernet (GbE).
› Due porte SGMII
› Supporta il funzionamento a 10/100/1000 Mbps
– Interfaccia DDR3 a 64 bit (DDR3-1600)
› Spazio di memoria indirizzabile da 8 G Byte
– EMIF a 16 bit
– Due porte seriali Telecom (TSIP)
› Supporta 1024 DS0 per TSIP
› Supporta 2/4/8 corsie a 32,768/16,384/8,192 Mbps per corsia
– Interfaccia UART
– Interfaccia I²C
– 16 pin GPIO
– Interfaccia SPI
– Modulo Semaforo
– Dodici timer a 64 bit
– Tre PLL su chip
• Temperatura commerciale:
– da 0°C a 85°C
• Temperatura estesa:
– da -40°C a 100°C
• Sistemi mission-critical
• Sistemi informatici ad alte prestazioni
• Comunicazioni
• Audio
• Infrastruttura video
• Imaging
• Analisi
• Rete
• Elaborazione multimediale
• Automazione industriale
• Automazione e Controllo di Processo
