XC6SLX75-2FGG484C Array di porte programmabili sul campo

• Famiglia Spartan-6:

1. Spartan-6 LX FPGA: logica ottimizzata
2. FPGA Spartan-6 LXT: connettività seriale ad alta velocità

• Progettato per costi contenuti

1. Blocchi integrati multipli efficienti
2. Selezione ottimizzata degli standard I/O
3. Pastiglie sfalsate
4. Confezioni in plastica ad alto volume con saldatura a filo

• Bassa potenza statica e dinamica

1. Processo a 45 nm ottimizzato per costi e bassi consumi
2. Modalità di spegnimento in ibernazione per zero energia
3. La modalità di sospensione mantiene lo stato e la configurazione con riattivazione multi-pin e miglioramento del controllo
4. Tensione del core a bassa potenza di 1,0 V (solo FPGA LX, -1L)
5. Tensione del core ad alte prestazioni da 1,2 V (FPGA LX e LXT, gradi di velocità -2, -3 e -3N)

• Banchi di interfaccia SelectIO™ multi-tensione e multi-standard

1. Velocità di trasferimento dati fino a 1.080 Mb/s per I/O differenziale
2. Uscita selezionabile, fino a 24 mA per pin
3. Standard e protocolli da 3,3 V a 1,2 VI/O
4. Interfacce di memoria HSTL e SSTL a basso costo
5. Conformità hot swap
6. Velocità di risposta I/O regolabili per migliorare l'integrità del segnale

• Transceiver seriali GTP ad alta velocità negli FPGA LXT

1. Fino a 3,2 Gb/s
2. Interfacce ad alta velocità tra cui: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort e XAUI

• Blocco endpoint integrato per progetti PCI Express (LXT)
• Supporto della tecnologia PCI® a basso costo compatibile con le specifiche a 33 MHz, 32 e 64 bit.
• Efficienti slice DSP48A1

1. Aritmetica ad alte prestazioni ed elaborazione del segnale
2. Moltiplicatore veloce 18 x 18 e accumulatore a 48 bit
3. Capacità di pipeline e cascading
4. Pre-addizionatore per supportare le applicazioni di filtro

• Blocchi del controller di memoria integrato

1. Supporto DDR, DDR2, DDR3 e LPDDR
2. Velocità di trasmissione dati fino a 800 Mb/s (larghezza di banda di picco di 12,8 Gb/s)
3. Struttura bus multiporta con FIFO indipendente per ridurre i problemi di tempistica di progettazione

• Risorse logiche abbondanti con capacità logica aumentata

1. Supporto opzionale per registro a scorrimento o RAM distribuita
2. Le efficienti LUT a 6 ingressi migliorano le prestazioni e riducono al minimo il consumo energetico
3. LUT con doppi flip-flop per applicazioni incentrate sulla pipeline

• RAM a blocchi con un'ampia gamma di granularità

1. RAM a blocchi veloci con abilitazione alla scrittura di byte
2. Blocchi da 18 Kb che possono essere opzionalmente programmati come due RAM a blocchi indipendenti da 9 Kb

• Clock Management Tile (CMT) per prestazioni migliorate

1. Clocking flessibile e a basso rumore
2. I gestori di clock digitali (DCM) eliminano lo skew del clock e la distorsione del ciclo di lavoro
3. Loop ad aggancio di fase (PLL) per clock a basso jitter
4. Sintesi di frequenza con moltiplicazione, divisione e sfasamento simultanei
5. Sedici reti di clock globali a bassa distorsione

• Configurazione semplificata, supporta standard a basso costo

1. Configurazione di rilevamento automatico a 2 pin
2. Ampio supporto SPI di terze parti (fino a x4) e flash NOR
3. Piattaforma Xilinx Flash ricca di funzionalità con JTAG
4. Supporto MultiBoot per l'aggiornamento remoto con più flussi di bit, utilizzando la protezione watchdog

• Maggiore sicurezza per la protezione del design

1. Identificatore DNA univoco del dispositivo per l'autenticazione del design
2. Crittografia bitstream AES nei dispositivi più grandi

• Elaborazione integrata più rapida con il processore soft MicroBlaze™ migliorato e a basso costo
• Progetti IP e di riferimento leader del settore