XC6SLX75-2FGG484C Array di gate programmabile sul campo

• Famiglia Spartan-6:

1. Spartan-6 LX FPGA: logica ottimizzata
2. Spartan-6 LXT FPGA: connettività seriale ad alta velocità

• Progettato per un basso costo

1. Più blocchi integrati efficienti
2. Selezione ottimizzata degli standard I/O
3. Tamponi sfalsati
4. Imballaggi in plastica saldati ad alto volume

• Bassa potenza statica e dinamica

1. Processo a 45 nm ottimizzato per costi e bassa potenza
2. Modalità di spegnimento in ibernazione per zero alimentazione
3. La modalità di sospensione mantiene lo stato e la configurazione con l'attivazione multi-pin e il miglioramento del controllo
4. Tensione del core di 1,0 V a bassa potenza (FPGA LX, solo -1L)
5. Tensione del core da 1,2 V ad alte prestazioni (FPGA LX e LXT, gradi di velocità -2, -3 e -3N)

• Banchi di interfaccia SelectIO™ multitensione e multistandard

1. Velocità di trasferimento dati fino a 1.080 Mb/s per I/O differenziale
2. Drive di uscita selezionabile, fino a 24 mA per pin
3. Standard e protocolli da 3,3 V a 1,2 VI/O
4. Interfacce di memoria HSTL e SSTL a basso costo
5. Conformità hot-swap
6. Velocità di risposta I/O regolabili per migliorare l'integrità del segnale

• Ricetrasmettitori seriali GTP ad alta velocità negli FPGA LXT

1. Fino a 3,2 GB/sec
2. Interfacce ad alta velocità tra cui: Serial ATA, Aurora, 1G Ethernet, PCI Express, OBSAI, CPRI, EPON, GPON, DisplayPort e XAUI

• Blocco endpoint integrato per progetti PCI Express (LXT)
• Supporto della tecnologia PCI® a basso costo compatibile con le specifiche a 33 MHz, 32 e 64 bit.
• Slice DSP48A1 efficienti

1. Elaborazione aritmetica e del segnale ad alte prestazioni
2. Moltiplicatore veloce 18 x 18 e accumulatore a 48 bit
3. Capacità di pipelining e cascata
4. Pre-addizionatore per assistere le applicazioni di filtraggio

• Blocchi del controller di memoria integrato

1. Supporto DDR, DDR2, DDR3 e LPDDR
2. Velocità dati fino a 800 Mb/s (larghezza di banda di picco 12,8 Gb/s)
3. Struttura bus multiporta con FIFO indipendente per ridurre i problemi di tempistica di progettazione

• Abbondanti risorse logiche con maggiore capacità logica

1. Registro a scorrimento opzionale o supporto RAM distribuito
2. Le efficienti LUT a 6 ingressi migliorano le prestazioni e riducono al minimo il consumo
3. LUT con doppio flip-flop per applicazioni incentrate sulla pipeline

• Blocca la RAM con un'ampia gamma di granularità

1. RAM a blocco veloce con abilitazione alla scrittura di byte
2. Blocchi da 18 Kb che possono essere opzionalmente programmati come due RAM indipendenti da 9 Kb

• Clock Management Tile (CMT) per prestazioni migliorate

1. Clocking flessibile e a basso rumore
2. I Digital Clock Managers (DCM) eliminano il clock skew e la distorsione del duty cycle
3. Phase-Locked Loop (PLL) per un clock a basso jitter
4. Sintesi di frequenza con moltiplicazione, divisione e sfasamento simultanei
5. Sedici reti di clock globali a bassa inclinazione

• Configurazione semplificata, supporta standard a basso costo

1. Configurazione di rilevamento automatico a 2 pin
2. Ampio supporto SPI di terze parti (fino a x4) e flash NOR
3. Ricco di funzionalità Xilinx Platform Flash con JTAG
4. Supporto MultiBoot per l'aggiornamento remoto con più bitstream, utilizzando la protezione watchdog

• Maggiore sicurezza per la protezione del design

1. Identificatore univoco del DNA del dispositivo per l'autenticazione del design
2. Crittografia bitstream AES nei dispositivi più grandi

• Elaborazione integrata più rapida con il soft processor MicroBlaze™ potenziato ea basso costo
• Proprietà intellettuale e progetti di riferimento leader del settore