La famiglia Spartan®-6 offre funzionalità di integrazione di sistema all'avanguardia con il costo totale più basso per applicazioni ad alto volume. La famiglia, composta da tredici componenti, offre densità estese da 3.840 a 147.443 celle logiche, con un consumo energetico dimezzato rispetto alle precedenti famiglie Spartan e una connettività più rapida e completa. Basata su una tecnologia di processo in rame a basso consumo da 45 nm, che offre un equilibrio ottimale tra costi, consumi e prestazioni, la famiglia Spartan-6 offre una nuova e più efficiente logica LUT (Lookup Table) a doppio registro e 6 ingressi e una vasta selezione di blocchi integrati a livello di sistema. Questi includono RAM a blocchi da 18 KB (2 x 9 KB), slice DSP48A1 di seconda generazione, controller di memoria SDRAM, blocchi di gestione del clock in modalità mista migliorati, tecnologia SelectIO™, blocchi transceiver seriali ad alta velocità con consumi ottimizzati, blocchi endpoint compatibili con PCI Express®, modalità avanzate di gestione dell'alimentazione a livello di sistema, opzioni di configurazione con rilevamento automatico e sicurezza IP migliorata con protezione AES e Device DNA. Queste caratteristiche offrono un'alternativa programmabile a basso costo ai prodotti ASIC personalizzati con una facilità d'uso senza precedenti. Gli FPGA Spartan-6 offrono la soluzione migliore per progetti logici ad alto volume, progetti DSP orientati al consumatore e applicazioni embedded sensibili ai costi. Gli FPGA Spartan-6 costituiscono la base in silicio programmabile per le Targeted Design Platform (TARP), che forniscono componenti software e hardware integrati che consentono ai progettisti di concentrarsi sull'innovazione fin dall'inizio del ciclo di sviluppo.