Un nuovo tipo di chip di memoria ferroelettrico a base di afnio sviluppato e progettato da Liu Ming, accademico dell'Istituto di microelettronica, è stato presentato alla conferenza internazionale sui circuiti a stato solido (ISSCC) dell'IEEE del 2023, il livello più alto nella progettazione di circuiti integrati.
La memoria non volatile embedded ad alte prestazioni (eNVM) è molto richiesta per i chip SOC nell'elettronica di consumo, nei veicoli autonomi, nel controllo industriale e nei dispositivi edge per l'Internet of Things. La memoria ferroelettrica (FeRAM) offre i vantaggi di elevata affidabilità, bassissimo consumo energetico e alta velocità. È ampiamente utilizzata per la registrazione di grandi quantità di dati in tempo reale, la lettura e la scrittura frequenti dei dati, il basso consumo energetico e i prodotti SoC/SiP embedded. La memoria ferroelettrica basata sul materiale PZT ha raggiunto la produzione di massa, ma il suo materiale è incompatibile con la tecnologia CMOS e difficile da ridurre, ostacolando seriamente il processo di sviluppo delle memorie ferroelettriche tradizionali e rendendo l'integrazione embedded difficile da diffondere su larga scala. La miniaturizzazione della nuova memoria ferroelettrica a base di afnio e la sua compatibilità con la tecnologia CMOS la rendono un punto di riferimento per la ricerca di interesse comune nel mondo accademico e industriale. La memoria ferroelettrica a base di afnio è considerata un'importante direzione di sviluppo per la prossima generazione di nuove memorie. Attualmente, la ricerca sulla memoria ferroelettrica a base di afnio presenta ancora problemi quali l'insufficiente affidabilità dell'unità, la mancanza di una progettazione del chip con circuito periferico completo e un'ulteriore verifica delle prestazioni a livello di chip, che ne limitano l'applicazione in eNVM.
Per affrontare le sfide della memoria ferroelettrica embedded basata su afnio, il team del Professor Liu Ming dell'Istituto di Microelettronica ha progettato e implementato per la prima volta al mondo un chip di test FeRAM di grandezza megab basato sulla piattaforma di integrazione su larga scala di memoria ferroelettrica ad afnio compatibile con CMOS, e ha completato con successo l'integrazione su larga scala di un condensatore ferroelettrico HZO nel processo CMOS a 130 nm. Vengono proposti un circuito di azionamento in scrittura assistito da ECC per il rilevamento della temperatura e un circuito amplificatore sensibile per l'eliminazione automatica dell'offset, ottenendo una durata di 1012 cicli e un tempo di scrittura di 7 ns e lettura di 5 ns, i migliori livelli finora riportati.
L'articolo "Una FeRAM integrata da 9 Mb basata su HZO con durata di 1012 cicli e velocità di lettura/scrittura di 5/7 ns utilizzando l'aggiornamento dati assistito da ECC" si basa sui risultati e sull'amplificatore di rilevamento con offset cancellato. Il chip è stato selezionato per l'ISSCC 2023 e presentato alla conferenza durante la sessione demo dell'ISSCC. Yang Jianguo è il primo autore dell'articolo e Liu Ming è l'autore corrispondente.
Il lavoro correlato è supportato dalla National Natural Science Foundation of China, dal National Key Research and Development Program del Ministero della Scienza e della Tecnologia e dal B-Class Pilot Project dell'Accademia Cinese delle Scienze.
(Foto del chip FeRAM basato su afnio da 9 Mb e test delle prestazioni del chip)
Data di pubblicazione: 15 aprile 2023
