Un nuovo tipo di chip di memoria ferroelettrica a base di afnio sviluppato e progettato da Liu Ming, accademico dell'Istituto di microelettronica, è stato presentato alla IEEE International Solid-State Circuits Conference (ISSCC) nel 2023, il più alto livello di progettazione di circuiti integrati.
La memoria non volatile incorporata ad alte prestazioni (eNVM) è molto richiesta per i chip SOC nell'elettronica di consumo, nei veicoli autonomi, nel controllo industriale e nei dispositivi edge per l'Internet of Things.La memoria ferroelettrica (FeRAM) presenta i vantaggi di elevata affidabilità, bassissimo consumo energetico e alta velocità.È ampiamente utilizzato nella registrazione di grandi quantità di dati in tempo reale, nella lettura e scrittura frequente di dati, nel basso consumo energetico e nei prodotti SoC/SiP integrati.La memoria ferroelettrica basata su materiale PZT ha raggiunto la produzione di massa, ma il suo materiale è incompatibile con la tecnologia CMOS e difficile da restringere, il che porta al processo di sviluppo della memoria ferroelettrica tradizionale è seriamente ostacolato e l'integrazione incorporata richiede un supporto di linea di produzione separato, difficile da rendere popolare su larga scala.La miniaturizzazione della nuova memoria ferroelettrica a base di afnio e la sua compatibilità con la tecnologia CMOS ne fanno un centro di ricerca di interesse comune nel mondo accademico e industriale.La memoria ferroelettrica a base di afnio è stata considerata un'importante direzione di sviluppo della prossima generazione di nuove memorie.Allo stato attuale, la ricerca sulla memoria ferroelettrica a base di afnio presenta ancora problemi come l'insufficiente affidabilità dell'unità, la mancanza di progettazione di chip con circuito periferico completo e un'ulteriore verifica delle prestazioni a livello di chip, che ne limita l'applicazione in eNVM.
Mirando alle sfide affrontate dalla memoria ferroelettrica incorporata a base di afnio, il team dell'accademico Liu Ming dell'Istituto di microelettronica ha progettato e implementato per la prima volta al mondo il chip di test FeRAM di magnitudine megab basato sulla piattaforma di integrazione su larga scala di memoria ferroelettrica a base di afnio compatibile con CMOS e ha completato con successo l'integrazione su larga scala del condensatore ferroelettrico HZO nel processo CMOS a 130 nm.Vengono proposti un circuito di azionamento in scrittura assistito da ECC per il rilevamento della temperatura e un circuito amplificatore sensibile per l'eliminazione automatica dell'offset, e vengono raggiunti una durata di 1012 cicli e un tempo di scrittura di 7ns e di lettura di 5ns, che sono i migliori livelli finora riportati.
Il documento "A 9-Mb HZO-based Embedded FeRAM with 1012-Cycle Endurance and 5/7ns Read/Write using ECC-Assisted Data Refresh" si basa sui risultati e su Offset-Canceled Sense Amplifier "è stato selezionato in ISSCC 2023 e il chip è stato selezionato nella sessione demo ISSCC per essere visualizzato nella conferenza.Yang Jianguo è il primo autore dell'articolo e Liu Ming è l'autore corrispondente.
Il lavoro correlato è supportato dalla National Natural Science Foundation of China, dal National Key Research and Development Program del Ministero della Scienza e della Tecnologia e dal progetto pilota di classe B dell'Accademia cinese delle scienze.
(Foto del chip FeRAM basato su afnio da 9 Mb e test delle prestazioni del chip)
Tempo di pubblicazione: 15 aprile 2023