TMS320VC5509AZAY Processori e controller di segnali digitali – DSP, DSC Processore di segnali digitali a virgola fissa 179-NFBGA da -40 a 85
♠ Descrizione del prodotto
| Attributo del prodotto | Valore dell'attributo |
| Produttore: | Strumenti texani |
| Categoria di prodotto: | Processori e controllori di segnali digitali - DSP, DSC |
| RoHS: | Dettagli |
| Prodotto: | DSP |
| Serie: | TMS320VC5509A |
| Stile di montaggio: | SMD/SMT |
| Confezione/caso: | NFBGA-179 |
| Nucleo: | C55x |
| Numero di core: | 1 Nucleo |
| Frequenza di clock massima: | 200MHz |
| Memoria istruzioni cache L1: | - |
| Memoria dati cache L1: | - |
| Dimensioni della memoria del programma: | 64KB |
| Dimensione RAM dati: | 256KB |
| Tensione di alimentazione operativa: | 1,6 V |
| Temperatura operativa minima: | - 40 C |
| Temperatura operativa massima: | + 85 C |
| Confezione: | Vassoio |
| Marca: | Strumenti texani |
| Tipo di istruzione: | Punto fisso |
| Tipo di interfaccia: | I2C |
| Sensibile all'umidità: | SÌ |
| Tipologia di prodotto: | DSP - Processori e controllori di segnali digitali |
| Quantità confezione di fabbrica: | 160 |
| Sottocategoria: | Processori e controller incorporati |
| Tensione di alimentazione - Max: | 1,65 V |
| Tensione di alimentazione - Min: | 1,55 V |
| Timer watchdog: | Timer cane da guardia |
♠ Processore di segnale digitale a virgola fissa TMS320VC5509A
Il processore di segnale digitale (DSP) a virgola fissa TMS320VC5509A si basa sul core del processore CPU della generazione DSP TMS320C55x.L'architettura DSP C55x™ raggiunge prestazioni elevate e bassa potenza grazie all'aumento del parallelismo e alla totale attenzione alla riduzione della dissipazione di potenza.La CPU supporta una struttura bus interna composta da un bus di programma, tre bus di lettura dati, due bus di scrittura dati e bus aggiuntivi dedicati all'attività periferica e DMA.Questi bus offrono la possibilità di eseguire fino a tre letture di dati e due scritture di dati in un singolo ciclo.In parallelo, il controller DMA può eseguire fino a due trasferimenti di dati per ciclo, indipendentemente dall'attività della CPU.
La CPU C55x fornisce due unità MAC (multiply-accumulate), ciascuna in grado di moltiplicare 17 bit x 17 bit in un singolo ciclo.Un'unità aritmetica/logica (ALU) centrale a 40 bit è supportata da un'ulteriore ALU a 16 bit.L'uso delle ALU è sotto il controllo del set di istruzioni, fornendo la possibilità di ottimizzare l'attività parallela e il consumo energetico.Queste risorse sono gestite nell'Unità Indirizzo (AU) e nell'Unità Dati (DU) della CPU C55x.
La generazione C55x DSP supporta un set di istruzioni a larghezza di byte variabile per una migliore densità del codice.L'Instruction Unit (IU) esegue il recupero di programmi a 32 bit dalla memoria interna o esterna e mette in coda le istruzioni per l'Unità di programma (PU).L'unità di programma decodifica le istruzioni, indirizza i compiti alle risorse AU e DU e gestisce la pipeline completamente protetta.La funzionalità di ramificazione predittiva evita gli svuotamenti della pipeline durante l'esecuzione di istruzioni condizionali.
Le funzioni di input e output per uso generico e l'A/D a 10 bit forniscono pin sufficienti per stato, interrupt e bit I/O per LCD, tastiere e interfacce multimediali.L'interfaccia parallela funziona in due modalità, come slave di un microcontrollore utilizzando la porta HPI o come interfaccia multimediale parallela utilizzando l'EMIF asincrono.I supporti seriali sono supportati da due periferiche MMC/SD (MultiMedia Card/Secure Digital) e tre McBSP.
Il set di periferiche 5509A include un'interfaccia di memoria esterna (EMIF) che fornisce l'accesso senza colla a memorie asincrone come EPROM e SRAM, nonché a memorie ad alta velocità e ad alta densità come DRAM sincrone.Ulteriori periferiche includono Universal Serial Bus (USB), orologio in tempo reale, timer watchdog, interfaccia I2C multi-master e slave.Tre porte seriali bufferizzate multicanale full duplex (McBSP) forniscono un'interfaccia senza colla a una varietà di dispositivi seriali standard del settore e comunicazioni multicanale con un massimo di 128 canali abilitati separatamente.L'interfaccia HPI (Enhanced Host-Port Interface) è un'interfaccia parallela a 16 bit utilizzata per fornire l'accesso del processore host a 32 K byte di memoria interna sul 5509A.L'HPI può essere configurato in modalità multiplex o non multiplex per fornire un'interfaccia senza colla a un'ampia varietà di processori host.Il controller DMA fornisce lo spostamento dei dati per sei contesti di canale indipendenti senza l'intervento della CPU, fornendo un throughput DMA fino a due parole a 16 bit per ciclo.Sono inclusi anche due timer per uso generico, fino a otto pin I/O (GPIO) per uso generico dedicati e generazione di clock DPLL (digital phase-locked loop).
Il 5509A è supportato dal pluripremiato eXpressDSP™ del settore, Code Composer Studio™ Integrated Development Environment (IDE), DSP/BIOS™, standard di algoritmi di Texas Instruments e dalla più grande rete di terze parti del settore.L'IDE di Code Composer Studio offre strumenti di generazione del codice tra cui un compilatore C e Visual Linker, simulatore, RTDX™, driver di dispositivo di emulazione XDS510™ e moduli di valutazione.Il 5509A è inoltre supportato dalla libreria DSP C55x che presenta oltre 50 kernel software di base (filtri FIR, filtri IIR, FFT e varie funzioni matematiche) nonché librerie di supporto per chip e schede.
Il core DSP TMS320C55x è stato creato con un'architettura aperta che consente l'aggiunta di hardware specifico per l'applicazione per aumentare le prestazioni su algoritmi specifici.Le estensioni hardware del 5509A raggiungono il perfetto equilibrio tra prestazioni di funzioni fisse e flessibilità programmabile, ottenendo al contempo un basso consumo energetico e costi che tradizionalmente sono stati difficili da trovare nel mercato dei processori video.Le estensioni consentono al 5509A di fornire eccezionali prestazioni di codec video con più della metà della sua larghezza di banda disponibile per l'esecuzione di funzioni aggiuntive come conversione dello spazio colore, operazioni dell'interfaccia utente, sicurezza, TCP/IP, riconoscimento vocale e conversione da testo a voce.Di conseguenza, un singolo DSP 5509A è in grado di alimentare la maggior parte delle applicazioni video digitali portatili con margine di elaborazione da risparmiare.Per ulteriori informazioni, consultare TMS320C55x Hardware Extensions for Image/Video Applications Programmer's Reference (documentazione numero SPRU098).Per ulteriori informazioni sull'utilizzo della DSP Image Processing Library, vedere TMS320C55x Image/Video Processing Library Programmer's Reference (documentazione numero SPRU037).
• Processore di segnali digitali TMS320C55x™ a virgola fissa, ad alte prestazioni e bassa potenza
− Tempo di ciclo istruzione 9.26-, 6.95-, 5-ns
− Frequenza di clock di 108, 144, 200 MHz
− Una/due istruzioni eseguite per ciclo
− Doppio moltiplicatore [Fino a 400 milioni di moltiplicazioni-accumulazione al secondo (MMACS)]
− Due unità aritmetiche/logiche (ALU)
− Tre bus interni di lettura dati/operandi e due bus interni di scrittura dati/operandi
• RAM su chip da 128K x 16 bit, composta da:
− 64K byte di Dual-Access RAM (DARAM) 8 blocchi di 4K × 16 bit
− 192K byte di RAM ad accesso singolo (SARAM) 24 blocchi di 4K × 16 bit
• 64K byte di ROM on-chip One-Wait-State (32K × 16 bit)
• Spazio di memoria esterna indirizzabile massimo 8M × 16 bit (DRAM sincrona)
• Memoria bus parallelo esterno a 16 bit che supporta:
− Interfaccia di memoria esterna (EMIF) con funzionalità GPIO e interfaccia senza colla per:
− RAM statica asincrona (SRAM)
− EPROM asincrona
− DRAM sincrona (SDRAM)
− Interfaccia host-porta avanzata parallela a 16 bit (EHPI) con funzionalità GPIO
• Controllo programmabile a bassa potenza di sei domini funzionali del dispositivo
• Logica di emulazione basata sulla scansione su chip
• Periferiche su chip
− Due timer a 20 bit
− Timer di sorveglianza
− Controller DMA (Direct Memory Access) a sei canali
− Tre porte seriali che supportano una combinazione di:
− Fino a 3 porte seriali con buffer multicanale (McBSP)
− Fino a 2 interfacce per schede multimediali/Secure Digital
− Generatore di clock ad anello ad aggancio di fase programmabile
− Sette (LQFP) o otto (BGA) pin I/O per uso generico (GPIO) e un pin di uscita per uso generico (XF)
− Porta slave USB full-speed (12 Mbps) che supporta trasferimenti bulk, interrupt e isocroni
− Inter-Integrated Circuit (I2C) Interfaccia Multi-Master e Slave
−Orologio in tempo reale (RTC) con ingresso al quarzo, dominio dell'orologio separato, alimentazione separata
− A/D con approssimazione successiva a 10 bit a 4 canali (BGA) o a 2 canali (LQFP)
• Logica Boundary Scan IEEE Std 1149.1† (JTAG).
• Pacchetti:
− 144-Terminal Low Profile Quad Flatpack (LQFP) (suffisso PGE)
− MicroStar BGA™ a 179 terminali (Ball Grid Array) (suffisso GHH)
− MicroStar BGA™ senza piombo a 179 terminali (Ball Grid Array) (suffisso ZHH)
• Core da 1,2 V (108 MHz), 2,7 V – 3,6 VI/OS
• Core da 1,35 V (144 MHz), 2,7 V – 3,6 VI/OS
• Core da 1,6 V (200 MHz), 2,7 V – 3,6 VI/OS
• Sistema ibrido, elettrico e power train (EV/HEV)
– Sistema di gestione della batteria (BMS)
– Caricabatterie di bordo
– Invertitore di trazione
– Convertitore CC/CC
– Avviatore/generatore
